數(shù)字IC設(shè)計工程師 (3~4人)

面議 深圳·3-5年·本科

Responsibility

崗位職責(zé)：

1. 承擔(dān)數(shù)字IC的設(shè)計工作；

2. 參與數(shù)字IC的驗證和測試等工作；

3. 精通數(shù)字IC設(shè)計，熟練掌握數(shù)字IC的基本設(shè)計方法；

4. 精通IC設(shè)計工具。熟悉IC驗證工具，linux工作環(huán)境及工具；

5. 了解數(shù)字中后端設(shè)計，如綜合, 形式驗證, STA等，能用perl/tcl等寫簡單腳本。

任職要求：

1.本科或以上學(xué)歷， 電子工程，微電子，通信等相關(guān)專業(yè)；

2. 有3-5年及以上數(shù)字IC設(shè)計經(jīng)驗；

3. 有1-2年LCD driver， incell/TDDI觸控IC設(shè)計經(jīng)驗者優(yōu)先；

4. 良好的coding style，規(guī)范的工作習(xí)慣。善于學(xué)習(xí)，善于合作。

數(shù)字IC驗證工程師 (2~3人)

面議 深圳·3-5年·本科

Responsibility

崗位職責(zé)：

1. 按項目計劃搭建模塊和子系統(tǒng)級驗證環(huán)境，并跟蹤維護(hù)驗證結(jié)果。

2. 應(yīng)用UVM/VMM驗證方法學(xué)，根據(jù)SPEC完成環(huán)境搭建，撰寫測試計劃，測例編寫，運行調(diào)試，生成報告等。

3. 使用腳本語言，維護(hù)更新驗證環(huán)境。

 4. 其他相關(guān)的驗證工作。 

任職要求：

1. 本科以上學(xué)歷，電子，通信，計算機(jī)等相關(guān)專業(yè)。

2. 本科工作3年以上，碩士工作2年以上。

3. 善于學(xué)習(xí)，團(tuán)結(jié)進(jìn)取，勇于挑戰(zhàn)。

4. 熟悉Verilog和Systemverilog，熟練使用腳本語言如Perl, Shell, Tcl等，熟練使用邏輯仿真及調(diào)試工具，如VCS, Verdi等。

5. 熟悉UVM優(yōu)先。有成功的Tapeout經(jīng)驗者優(yōu)先。

資深模擬設(shè)計工程師 (3~4人)

面議 深圳·3-5年·碩士及以上

Responsibility

崗位職責(zé)：

1、將定義電路要求從原理圖、布局和驗證到特性描述的完整設(shè)計。

2、完成電路布局和/或定義面具設(shè)計師的布局要求。
3、編寫規(guī)范和測試要求文檔。模擬和數(shù)字電路的行為建模。
4、完成混合信號模擬，以驗證芯片級和系統(tǒng)級性能。

任職要求：
1、博士或碩士，具有同等的經(jīng)驗，有很強(qiáng)的模擬設(shè)計背景。
2、具有2年以上的光子學(xué)應(yīng)用高速模擬驅(qū)動IC的工作經(jīng)驗。
3、具有使用Cadence或同等電路設(shè)計和模擬工具的豐富經(jīng)驗。
4、具有亞微米級CMOS高速設(shè)計方面的專業(yè)知識。具有CMOS Bicmos、SiGe或Gaas高速設(shè)計方面的專業(yè)知識。
5、了解CDR或TIA、放大器和激光驅(qū)動器設(shè)計以及10Gbps和更高數(shù)據(jù)速率的設(shè)計技術(shù)。
6、有良好的溝通技巧和中/英文書寫能力；
7、具有良好的團(tuán)隊合作能力，吃苦耐勞。

模擬設(shè)計工程師 (5~6人)

面議 深圳·3-5年·本科

Responsibility

崗位職責(zé)：

1. 能夠獨立電路設(shè)計和仿真驗證，具備較強(qiáng)的晶體管級電路功能與性能分析能力，輸出電路設(shè)計報告和仿真報告；

2. 協(xié)助layout工程師規(guī)劃layout，檢查驗收layout，與版圖工程師密切合作以確保成功流片；

3. 協(xié)助測試工程師完成芯片驗證；

4. 跟蹤芯片的生產(chǎn)、CP、封測，協(xié)助完成良率提升，與測試、產(chǎn)品工程師協(xié)作解決問題；

5. 為項目開發(fā)或者提取相關(guān)的IP，按照IP標(biāo)準(zhǔn)輸出，并積極提取專利。

任職資格：

1、微電子、電子工程等相關(guān)專業(yè)，本科以上學(xué)歷；

2、三年以上模擬集成電路設(shè)計相關(guān)工作經(jīng)驗；

3、有數(shù)模混合信號設(shè)計經(jīng)驗，具有Touch，LCD driver等相關(guān)經(jīng)驗優(yōu)先；

4、有良好的溝通能力和中/英文書寫能力；

5、具有良好的團(tuán)隊協(xié)作能力，吃苦耐勞。

高級指紋芯片算法工程師 2

面議 深圳·3·碩士

Responsibility

職責(zé)描述：
1、結(jié)合公司項目要求，實現(xiàn)算法的編程和優(yōu)化；
2、負(fù)責(zé)指紋識別算法的開發(fā)、驗證和測試；
3、跟蹤算法應(yīng)用情況，完成對算法的技術(shù)支持工作。

任職要求：
1、碩士及以上學(xué)歷，通信、電子、計算機(jī)、數(shù)學(xué)等相關(guān)專業(yè)；
2、熟悉圖像處理的有關(guān)知識，如圖像增強(qiáng)、圖像分割、圖像檢測等；
3、熟悉機(jī)器學(xué)習(xí)或者深度學(xué)習(xí)；
4、具備扎實的算法和數(shù)據(jù)結(jié)構(gòu)基礎(chǔ)、較強(qiáng)的邏輯思維能力；
5、具有編程能力，熟悉C/C++語言，熟悉VC和MFC優(yōu)先；
6、Matlab、Opencv等圖像處理仿真工具至少熟悉一門；
7、有角點檢測、sift檢測實際工作經(jīng)驗優(yōu)先；
8、富于敬業(yè)精神，工作有激情，能夠承受較大的工作壓力；
9、積極主動、認(rèn)真踏實、有良好的溝通能力和團(tuán)隊合作精神；
10、具有指紋識別工作經(jīng)驗者優(yōu)先。

版圖設(shè)計工程師 2~3

面議 深圳·2~5年·大專及以上

Responsibility

職責(zé)描述：
1、協(xié)助設(shè)計工程師完成模擬芯片版圖布局；

2、按照設(shè)計工程師的要求設(shè)計每一個元器件，包括信號直線，電阻及晶體管的匹配，大電流走線，ESD器件等方面的考慮；

3、完成項目流片，包括DRC、LVS、LVL、GDS、NETLIST、SCHEMATIC及LAYOUT數(shù)據(jù)檢查及備份，仔細(xì)檢查各個環(huán)節(jié)，確保送出的數(shù)據(jù)準(zhǔn)確無誤；

4、協(xié)助設(shè)計工程師完成其它相關(guān)工作；

任職要求：

1、全日制大專或以上學(xué)歷，微電子或電子相關(guān)專業(yè)優(yōu)先；

2、具有2年以上模擬/數(shù)?；旌想娐钒鎴D設(shè)計經(jīng)驗；

3、熟練使用主流的IC版圖設(shè)計工具，如Virtuoso，驗證工具，如Calibre、腳本使用及CMOS高壓工藝和Design rules；

4、有數(shù)字自動布局布線經(jīng)驗或觸控IC量產(chǎn)項目經(jīng)歷可優(yōu)先考慮；

5、有光子學(xué)應(yīng)用高速模擬模塊或系統(tǒng)版圖的工作經(jīng)驗者優(yōu)先；

 6、具有良好的溝通能力及團(tuán)隊合作精神。